TCP/UDPオフロードエンジンは、トランスポート層であるTCPおよびUDPのプロトコル処理を、下位層のIP, ARP, ICMPを含めてCPUから肩代わりします。
弊社のオフロードエンジンは、ARP処理・再送・高速再転送・フロー制御といった、全機能をハードウェアで代替しますので、CPUの負荷をほぼゼロに低減します。またCPUの無いハードウェアのみによるTCP通信も実現可能です。

CPUが制御しデータを受け渡しするCPU用のインターフェースと、ハードウェアであるユーザロジックが制御およびデータ受け渡しを行うためのインターフェースのどちらかを利用できます。
TCPの場合は、IPアドレスを指示してコネクションの接続を指示すれば、ARP解決に必要なARPの処理も行い、3-wayハンドシェイクを行い接続を行います。その他、Activeオープン、Passiveオープン、再送、高速再転送、タイムアウト、フロー制御、Windowプローブなど、TCPに必要な全ての機能を備えたエンジンです。

LinuxやリアルタイムOS(RTOS, Zephyerなど）と統合されたドライバを提供いたします。例えばLinuxであればsocketライブラリを利用していたこれまでのアプリケーションは、socket APIの下でハードウェアによる処理に置き換わるため、そのまま変更せずに動作します。
つまり、ハードウェアオフロードによる高性能・低遅延メリットを直ちに享受することができます。

サーバーオフロード型では、ホストマシンのTCP/IPソフトウェアスタックをオフロードします。Socket APIをそのまま利用し、ドライバがオフロードエンジンを利用するように切り替えるため、アプリケーションの変更無く、通信に費やすCPUの負荷を無くすことが出来ます。
またこのエンジンはSR-IOV (Single-Root I/O Virtualization) に対応しているため、ハードウェアが複数のマシンからの要求を調停・割り振りを行います。これにより、複数のVM、コンテナから、オフロードエンジンを、ソフトウェアのオーバーヘッド無しに利用しフル性能を発揮することが出来ます。さらに、通常はHypervisorソフトウェアで行っている、VM間やコンテナ間のパケットのスイッチ機能もオフロードし、CPUの負荷を低減します。

Xilinx ZCU102はSoC（System On Chip）タイプのFPGAデバイスの評価ボードで、ARMのCPUがFPGAに搭載されています。
ARMのCPUのみでTCPの性能測定ツールであるiperfによって測定すると、送信2.1Gbps, 受信1.5Gbpsのスループットですが、PTUを入れることによって、CPUの負荷を無くした上で、送信9.0Gbps, 受信8.2Gbpsのスループットを出しています。